据报道，全球最大的半导体代工公司台积电（TSMC）正在测试和开发一种先进的“集成芯片”芯片。包装技术与谷歌等美国客户合作，并计划在2022年进行批量生产。届时，谷歌和AMD将成为其首批客户。 Google计划将最新技术芯片用于自动驾驶，AMD希望增加在与英特尔竞争中获胜的可能性。台积电将此3D封装技术命名为“ SoIC（SystemonIntegratedChips）”。该解决方案可以将几种不同类型的芯片（例如处理器，内存或传感器）堆叠并链接到一个封装实体中，从而使芯片尺寸更小，性能更高，能耗更低。许多消息人士称，这项技术将帮助半导体行业改变摩尔定律难以持续的现状。在2018年4月于加利福尼亚州圣克拉拉举行的第24届年度技术研讨会上，台积电首次向外界宣布了该技术解决方案。它的出现迎合了“异质小芯片整合”。趋势是该领域的关键技术之一。根据台积电在会议上的解释，SoIC是一种创新的多芯片堆叠技术，一种晶圆间键合技术。它是基于台积电的CoWoS（CoWoS）封装技术和多晶片堆叠（WoW）封装技术开发的新一代创新封装技术，使TSMC可以直接为客户生产3DIC。与传统的封装技术不同，TSMC-SoIC是一种关键的铜-铜键合结构，采用3DIC技术通过硅通孔（TSV）实现。台积电于2019年4月宣布完成全球首个3DIC封装。台积电在今年4月宣布进一步升级其封装技术。专为高级封装打造的晶圆级系统集成技术（WLSI）平台通过导线互连间距密度和系统尺寸而不断升级。 SoIC技术继续并将现有的集成式扇出（InFO）集成在一起，而CoWoS技术在片上系统性能方面也取得了重大突破。目前，台积电已经完成了TSMC-SoIC工艺认证，开发了微米级的键合间距工艺，并获得了较高的电产量和可靠性数据。巧合的是，三星和英特尔在3D封装技术方面并没有落后。今年8月，三星宣布了自己的X-Cube3DIC封装技术，其全名是eXtended-Cube，表示扩展的立方体。在Die之间的互连上，它使用成熟的硅过孔工艺。目前，X-Cube测试芯片已经能够将SRAM层堆叠在逻辑层之上，并通过TSV互连。制造工艺使用三星自己的7nm EUV工艺。三星表示，这可以将SRAM与逻辑部分分开，从而更容易扩展SRAM的容量。此外，3D封装缩短了芯片之间的信号距离，从而可以提高数据传输速度并提高能效。英特尔更为激进。早在2018年12月，它就展示了一种称为“ Foveros”的新3D封装技术，这是继英特尔于2018年推出嵌入式多芯片互连桥（EMIB）封装技术之后的又一项技术。今年6月11日，英特尔直接发布了采用Foveros3D封装技术和混合CPU架构的英特尔酷睿处理器Lakefield。此外，据许多消息来源称，规模相对较小的中芯国际（SMIC）也在寻求阐明类似的先进芯片封装技术。他们还从一些台积电供应商处订购了设备，以运行小型先进包装生产线。封装工艺曾经是芯片产业链的低端部分，无疑已经成为许多力量竞争的新途径。无论赢了谁，消费者都将享受更好的智能设备。