1.25GHz全功率带宽采样和保持（S / H）DDR LVDS输出易于驱动1.5VP-P输入范围单1.8V低功耗：628mW / 592mW / 545mW（总计）90dB SFDR 68.5dB SNR用于配置串行SPI端口可选时钟占空比稳定器低功耗休眠和打盹模式引脚兼容14位版本64引脚（9mm x 9mm）QFN封装可选的时钟占空比稳定器，全速，高性能，可实现多个时钟占空比，因此器件系列可以通过单个正弦波，PECL，LVDS，TTL或CMOS输入差分驱动ENC +和ENC-输入。
数字输出为双倍数据速率（DDR）LVDS。
整个温度范围内的DC规格包括±0.26LSB INL（典型值），±0.16LSB DNL（典型值），无失码。
转换噪声为0.54LSBRMS。
