FPGA电源部分的电路原理，值得您收藏！

U22是可电擦除的ROM，用于存储由AS下载的数据，因此即使断电也可以保存FPGA程序段。 DATA端子是数据读取端子，用于读取ROM中的数据。
DCLK是一个时钟端口，用于接收时钟信号以进行同步传输。 nCS是芯片选择端口，用于接收芯片选择信号以指示与芯片的通信。
ASDI是AS下载数据输入终端，用于接收AS下载数据。 VCC和GND分别是电源端口和接地端口，分别连接到3.3V和数字地。
FPGA电源设计部分的原理图如图5-1所示：接头连接器18X2是一个18行2行阵列。这两个阵列分别连接到PIN端口，3.3V电源和数字地，从而提供了一种可移动的机制。
根据需要，可以通过扁平电缆将PIN端口连接到目标，以达到信号传输的目的。 3.3V电源和数字接地引脚可用于根据需要为目标提供逻辑高电平或逻辑低电平。
U21D是FPGA芯片的时钟信号接收部分，其通过网络标签“ CLK0〜3”连接到相应的时钟信号端口。 U21C是FPGA芯片的电源和接地部分。
包含单词“ GND”的端口被称为“ GND”。是“地面”端口，该端口连接到数字地。
VCCIO1〜4是I / O端口的电源端口，由3.3V电源供电，并通过网络标签“ +3.3”。 V’连接到3.3V电源端口。
VCCA_PLL1，VCCA_PLL2和VCCINT是内部算术单元和输入缓冲器的电源端口。它们由1.5V电源供电，并通过网络标签“ + 1.5V”连接到1.5V电源端口。
U21B是JTAG和AS下载部分。 TMS，TCK，TD1和TD0分别是JATAG下载模式的模式选择端，时钟信号端，数据输入端和数据输出端。
DATA0是AS下载的数据端口。 MSEL0，MSEL1，nCE，nCEO，CONF_DONE，nCONFIG和nSTATUS端口是根据典型连接连接的。
值得注意的是，AS和JTAG都通过JTAG标准进行通信。 AS下载通常是将POF下载到PROM（闪存），并且在开机后仍可以加载。
JTAG下载是通过JTAG端口直接将sof文件下载到FPGA上，通常用于临时调试，断电后会丢失。